电子科大1999微机原理与数字电路试题

考试科目：微机原理与数字电路

注：应届生作所有不加*的题，往届生可在加*号题与同序号不加*号题中任选一题。


一、单项选择题（共10分）从每小题的四个备选答案中，选出一个正确答案，并将正确答案的番号填入题干的括号内。

1、 从8086CPU的内部结构上看，其是由（）两部分组成。

A、 制器和20位物理地址加法器

B、 运算器和总线接口

C、 执行单元和总线接口单元

D、控制器和运算器

2、 IBM-PC及其兼容机具有（）I/O空间

A、 统一编址的1MB

B、 统一编址的1KB

C、 独立编址的1KB

D、独立编址的1MB

3、 在图1中，AD0 — AD15上传送的信息是（）

A、 写存储器的地址与数据

B、 读存储器的地址与数据

C、 写I/O端口的地址与数据

D、读I/O端口的地址与数据



4、 若用6264SRAM芯片（8K×8位）组成128KB的存储器系统，需要（）片6264芯片。

A、 16

B、 24

C、 32

D、64

5、 Intel 8253/8254 有（）个16位计数器通道。

A、 1

B、 2

C、 3

D、4

6、 当8255A的端口A、端口B均工作在方式0的输入方式时，端口C可以作为（）用。

A、 两个4位I/O端口或1个8位I/O端口

B、 状态端口

C、 部分引脚作端口A、端口B的联络信号

D、全部作联络信号

7、 在异步通信方式中，通常采用（）来校验错误。

A、 循环冗余校验码

B、 奇、偶校验码

C、 海明校验码

D、多种校验方式的组合

8、 8255A的端口B设置为方式1输出，其/ACKB（ACKB非）收到一个负脉冲说明（）

A、 CPU已将一个数据写到端口B

B、 请求CPU送下一个数据

C、 外设已将数据由端口B取走

D、INTRB上的中断请求已被CPU响应

9、 在进入DMA工作方式之前，DMA控制器当作CPU总线上的一个（）

A、 I/O设备

B、 I/O接口

C、 主处理器

D、逻辑高

10、 欲使8086CPU工作在最大方式，其引脚MN//MX（MN/MX非）应接（）电平

A、 TTL

B、 CMOS

C、 逻辑低

D、逻辑高

二、填空（10分）

1、 若一个数据块在内存中的起始地址为80A0H：DFF6H，则这个数据块的起始地址的物理地址为（）

2、 设堆栈指针(SP)=2200H，此时若将AF、AX、BX、CX依次推入堆栈后，(SP)=（）

3、 某8086微处理器系统中设计了一个存储为128KB的SRAM存储器模块，约定该存储器模块的起始地址为40000H，则该存储器模块的末地址为（）。若用于该存储器模块片选译码的地址信号线为A17、A18、A19，则该模块片选信号的逻辑表达式为：/CS=（）

4、 8086/8088微处理器的INTR引脚由标志位（）控制。

5、 在80x86微处理器中，指令分配给寄存器SP的默认段寄存器是（）。

6、 当PC危机系统中ISA总线（AT总线）的AEN信号为高电平时，表明微机系统正工作在（）方式。

7、 INT 40H 指令中断向量存放在（）H：（）H中。

8、 当ALE有效时，8086/8088CPU地址/数据总线AD0-AD15上传送的是（）信息。

三、指出下面各小题中的错误并说明错误原因（10分）。

1、

MOV AL , 200

MOV CX , 2F0H

OUT CX , AL


2、

A1 DB ？

A2 DB 0AH

……

CMP A1，A2

JNZ NEXT

……

NEXT：MOV AX，C



3、 态RAM于静态RAM相比，其优点是：位密度高，速度快，功耗低。

4、 堆栈是一种按照先进先出原则组织的存储器空间，当用PUSH指令压栈时，必须以字为单位。

5、

DATA DB 20H

……

MOV BX，DATA

PUSH BX

……



四、阅读程序并写出运行结果（10分）

1、 已知某数据段定义如下：

DSEG　　SEGMENT　　AT　　2000H

　　　　　ORG 08H

VAR1 DB 2 ，18

ORG 2

VAR2 DW 5678H

DB ‘AB’

DSEG ENDS

要求：用内存分配示意图，说明该数据段的存储器分配情况

2、

CLC

MOV CX ， 0FFFFH

INC CX

执行上面程序段后，（CX）=（ ），（ZF）=（）

3、

HEX DB ‘0123456789ABCDEF’

HCOD DB ？，？

MOV BX ，OFFSET HEX

MOV AL ，7AH

MOV AH ，AL

AND AL ，0FH

XLAT HEX

MOV HCOD
，AL

MOV CL ，12

SHR AX ，CL

XLAT HEX

MOV HCOD� ，AL

执行上面程序段后，（HCOD）=（），（HCOD+1）=（）


五、（10分）已知一台打印机接口的数据端口为360H、状态端口为361H，其D7位为状态位，若D7=1则表示打印数据缓冲区空，CPU可以向它输出新的数据。编写一个完整的8086汇编语言程序，从存储器中以BUFFER为首地址的缓冲区送1K字节的数据给打印机，要求利用查询传送方式，一次传送一个字节数据。

五*、（10分）已知有一个4K字节的数据块，存放在以3DA0H：1000H开始的存储区域内，要求编写一个完整的8086汇编语言源程序，将该数据块搬至3DA0H：1008H开始的存储区内。


六、（10分）已知一个与ISA总线（AT总线）借口的8255A借口电路如图2所示，其中k0-k7与8255A端口B相连，LED发光二极管D0-D7及相应的驱动电路与端口A相连，且已知8255A的控制端口地址为363H。



要求：

1、利用门电路和74LS138译码器设计一个译码片选电路，产生满足给定条件的/CS。

2、 将8255A的A1、A0、D0-D7、/RD、/WR与ISA总线的信号线进行正确连接。

3、 若要将开关k0-k7的状态在对应的LED二极管D0-D7上随时反映出来，即：若某个开关闭合，则相应的LED点亮。编写一个8086汇编语言程序段，实现对8255A的初始化及要求的控制功能。


七、（10分）填空

1、 已知[N]补 = 0101101，则其[N]原 = ( )2 ，对应的8进制数是( )8。

2、 格雷码的特点是相邻两个码组之间有（）位码元不同。

3、 已知A、B、C、D四队参加比赛，观众甲、乙、丙三人的说法如下：

1） 甲说，C队第一，B队第二

2） 乙说，C队第二，D队第三

3） 丙说，A队第二，D队第四

在不取并列名次的情况下，他们的说法都只说对了一半，说错了一半，而真实的比赛结果名次为：（）队第一，（）队第二。

4、 用五级D触发器组成的扭环计数器有（）个有效状态。

5、 要使JK触发器异步置1，则应使（）为高电平，（）为低电平。

6、 若1101是2421BCD码的一组代码，则它对应的十进制数是（）

7、 在组合逻辑电路中，若其输出函数表达式满足F=A+/A或F=（）就可能出现冒险现象。


八、（10分）

1、 已知F(A、B、C、D)=∑m（0，1，2，5，6，7，14，15），用卡诺图将其化简为最简与或表达式，并用适当的门电路实现其逻辑功能。

2、 根据以下输入波形A、B、C、D，写出输入函数F的和之积逻辑表达式。（见图3）



九、（10分）在下面电路中，设各触发器起始状态均为0，在CP端加入周期性时钟CP，请画出Q1、Q2、Q3及F的输出波形。（见图4）


注：要求画出在8个时钟作用下Q1、Q2、Q3及F的输出波形。

十、（10分）已知LED七段数码显示器的电路结构如下图所示，设计一个将8421BCD码转换成LED七段数字显示的数字译码电路。（见图5）

要求：1、列出8421BCD码至七段显示真值表（七段显示器为共阴极电路）。

2、 真值表画出各段的卡诺图。

3、 写出化简后的a、b、c、……、g各段与或逻辑表达式。

十*（10分）试用与非门设计一个将余3码转换成8421BCD码的逻辑电路。

要求：1、列出真值表。

2、 真值表画出相应的卡诺图。

3、写出化简后的多输出端逻辑函数表达式。